第５期 ２０１４年ｌ０月 ．ｆｒＩ鼋鼋；研譬研宪阪罾瓤 Ｊｏｕｒｎａｌ ｏｆ ＣＡＥＩＴ Ｖｏ１．９ Ｎｏ．５ ０ｃｔ． ２０１４ ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１６７３—５６９２．２０１４．０５．０１９ 一种用于１２位２５０ＭＳＰＳ流水线ＡＤＣ的 中频采样前端 钱宏文，陈珍海，于宗光 （中国电子科技集团第５８研究所，无锡摘２１４０３５） 要：设计了一种具有中频采样功能的流水线ＡＤＣ采样保持前端电路。采样保持前端电路采用 基于开关电容的底板采样翻转式结构，运算放大器采用了米勒补偿型两级结构以提高信号摆幅，采 样开关采用了消除衬底偏置效应的自举开关以提高中频采样特性。该采样保持前端电路被运用于 一种１２位２５０ ＭＳＰＳ流水线ＡＤＣ，电路采用０．１８ ｍ １Ｐ５Ｍ １．８ Ｖ ＣＭＯＳ工艺实现，测试结果表明 ３ ｄＢ带宽达７００ ＭＨｚ以上，整个前端电路的功耗为５８ ｍＷ。 文献标识码：Ａ 文章编号：１６７３．５６９２（２０１４）０５—５４３．０４ 该ＡＤＣ电路在全速采样条件下对于２０ ＭＨｚ的输入信号得到的ＳＮＲ为６９．９２ ｄＢ，ＳＦＤＲ为８１．１７ ｄＢ． 一关键词：流水线模数转换器；采样保持电路；中频采样 中图分类号：ＴＮ４０２ Ａｎ ＩＦ Ｓａｍｐｌｉｎｇ Ｆｒｏｎｔ－Ｅｎｄ ｆｏｒ １２－ｂｉｔ ２５０ＭＳＰＳ Ｐｉｐｅｌｉｎｅｄ ＡＤＣ ＱＩＡＮ Ｈｏｎｇ—ｗｅｎ，ＣＨＥＮ Ｚｈｅｎ—ｈａｉ，Ｙｕ Ｚｏｎｇ—ｇｕａｎｇ （Ｔｈｅ ５８ｔｈ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ｏｆ ＣＥＴＣ，Ｊｉａｎｇｓｕ Ｗｕｘｉ ２１４０３５，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ａ ｓａｍｐｌｅ ａｎｄ ｈｏｌｄ ｆｒｏｎｔ—ｅｎｄ（ＳＨＡ）ｗｉｔｈ ＩＦ ｓａｍｐｌｉｎｇ ｆｏｒ ｈｉｇｈ ｓｐｅｅｄ ｐｉｐｅｌｉｎｅｄ ＡＤＣ ｉｓ ｐｒｅｓ— ｅｎｔｅｄ．Ｔｈｅ ｓｗｉｔｃｈｅｄ－ｃａｐａｃｉｔｏｒ ｂａｓｅｄ ｂｏｔｔｏｍ ｐｌａｔｅ ｓａｍｐｌｉｎｇ ｓｔｒｕｃｔｕｒｅ ｉｓ ｕｓｅｄ ｉｎ ｔｈｅ ＳＨＡ．Ａ ｍｉｌｌｅｒ ｃｏｒｎ— ｐｒｅｈｅｎｄ ｔｗｏ ｓｔａｇｅ ０ｐ—ａｍｐ ｉｓ ｓｅｌｅｃｔｅｄ ｆｏｒ ｌａｒｇｅ ｓｗｉｎｇ．Ａ ｂｏｏｔｓｔｒａｐｐｅｄ ｓｗｉｔｃｈ ｗｉｔｈ ｔｈｅ ｂｏｄｙ ｅｆｆｅｃｔ ｃａｎｃｅ— ｌｉｎｇ ｉｓ ｉｎｔｒｏｄｕｃｅｄ ｔｏ ｉｍｐｒｏｖｅ ＩＦ ｓａｍｐｌｉｎｇ ｐｅｒｆｏｒｍａｎｃｅ．Ｔｈｅ ＳＨＡ ｉｓ ｕｓｅｄ ｉｎ ａ １２一ｂｉｔ ２５０ ＭＳ／ｓ ｐｉｐｅｌｉｎｅｄ ＡＤＣ．Ｔｈｅ １２一ｂｉｔ ＡＤＣ ｉｓ ｉｍｐｌｅｍｅｎｔｅｄ ｉｎ ０．１８ ｍ １Ｐ５Ｍ １．８Ｖ ＣＭＯＳ ｐｒｏｃｅｓｓ．Ｔｅｓｔ ｒｅｓｕｈｓ ｓｈｏｗ ｔｈａｔ ｔｈｅ ＡＤＣ ａｃｈｉｅｖｅｓ ｔｈｅ ＳＮＲ ｏｆ ６９．９２ｄＢ ａｎｄ ＳＦＤＲ ｏｆ．８ １．１７ ｄＢ，ｗｉｔｈ ２０ ＭＨｚ ｉｎｐｕｔ ａｔ ｆｕｌｌ ｓａｍｐｌｉｎｇ ｓｐｅｅｄ． ｔｈｅ一３ ｄＢ ｂａｎｄｗｉｄｔｈ ｉｓ ｏｖｅｒ ７００ ＭＨｚ，ａｎｄ ｔｈｅ ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ ｏｆ ｔｈｅ ＳＨＡ ｉｓ ５８ ｍＷ． Ｋｅｙ ｗｏｒｄｓ：ｐｉｐｅｌｉｎｅｄ ａｎａｌｏｇ—ｔｏ－ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ；ＳＨＡ；ＩＦ ｓａｍｐｌｉｎｇ 技术的流水线ＡＤＣ已经可以达到１６位１６０ ＭＳＰＳ ０ 引 言 近年来，高速高精度的模数转换器（ＡＤＣ，ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）在高清视频、３Ｇ通信、医疗器械， 以及雷达等领域得到了广泛的应用，在流水线ＡＤＣ 的诸多实现技术中，开关电容技术一直是应用最为广 以上 。 采样保持电路处于流水线ＡＤＣ的最前端，用于 完成对模拟信号由连续到离散的转换过程。其性能 是整个转换器的最高性能，并且具有不可修正性，是 制约Ｐｉｐｅｌｉｎｅ ＡＤＣ系统速度、精度和线性度指标优势 的瓶颈＿３ Ｊ。根据奈奎斯特采样定理，随着输入信号频 率与采样时钟频率的大幅度提高，采样保持电路的响 应速度也需要进行相对应地提高；而其响应速度提升 泛的实现方式。随着ＣＭＯＳ工艺技术的不断进步， 通过采用各类新颖的设计技术，基于传统开关电容 收稿日期：２０１４－０８—１９ 修订日期：２０１４—０９—２８ 基金项目：总装新品预研项目 中日鼋；纠譬研宪阪学瓤 ２０１４年第５期 的核心工作和就是开关电容技术所依赖的高增 益带宽积运算放大器的响应速度和精度的提高。在 标准的ＣＭＯＳ工艺条件下，该类运算放大器的性能的 提升遇到了越来越多的。采用中频欠采样技术 可以极大降低采样保持电路的响应速度要求 。 对于采用开关电容技术实现的采样保持电路， 其设计核心关键技术包括：用于提高输入端采样信 号线性度的采样开关电路 、低抖动采样时钟产生 模块、高增益带宽积运算放大器 Ｊ，以及采样保持 拓扑结构。为实现优越的中频采样特性，采样开关 的线性度和运算放大器的带宽要求异常严格。基于 普通ＣＭＯＳ工艺，通过采用一种高线性度ＣＭＯＳ采 样开关和超高带宽运算放大器，设计并实现了模拟 输入带宽大于７００ ＭＨｚ的一种中频采样前端，并且成 功应用于一款１２位２５０ ＭＳＰＳ流水线ＡＤＣ电路。 １采样保持电路结构 采样保持电路是流水线ＡＤＣ的与片外模拟信 号联系的最前端模块，是流水线ＡＤＣ设计过程中至 关重要的环节，其性能将会很大程度上整体 ＡＤＣ动态特性。目前高速、高精度的采样／保持电 路主要有电荷重分配型和电容翻转型两种结构。 电荷重分配型采样／保持电路一共需要４个电 容来完成工作：２个采样电容和２个反馈电容。在 输入和输出端各有一个共模电压，因此可以设计让 输人和输出端的共模不同，这样减轻了对运算放大 器共模电平设计的难度。但电荷重新分配式采样／ 保持电路需要四个大电容才能获得足够的线性度要 求，这样，将会占用很大的面积，并增加成本。还需 要将采样电容与反馈电容的值设计为相等，为使反 馈系数很小，还对运算放大器频率参数特性的要求 更加苛刻。而电容翻转型采样／保持电路只需电荷 重新分配式一半的电容，且反馈系数接近于１，减小 了运算放大器单位增益带宽的要求。设计中采样前 端的速率达到２５０ ＭＳＰＳ，对于运算放大器的带宽要 求极高，为降低运算放大器单位增益带宽要求，因此 采样前端采用的设计方案是采用全差分底板采样的 电容翻转式结构 ，如图１所示。 图１中 ｌ和 ２是两相互不交叠时钟。实际 的开关不能完全消除时钟馈通效应和沟道电荷注入 对电路的影响，所以当开关断开和闭合时，开关电路 就会产生电荷的注入或抽取。当采样电容较小的时 候，电荷的注入和抽取会影响采样精度。为解决这 图１采样保持ＳＨ电路的结构 个问题，研究中通过引入辅助时钟 １’来配合主时 钟进行采样保持，以消除由于电荷的注入或抽取给 电路带来的影响。 ２关键电路实现 ２．１ ＳＨＡ 对于开关电容型流水线ＡＤＣ电路来说，采样保 持电路与ＭＤＡＣ电路最核心的模块是高性能的运 算放大器，运算放大器的设计主要是在精度、速度和 功耗三方面指标的折中设计和考虑。所设计的１２ 位流水线ＡＤＣ采样时钟为２５０ ＭＨｚ，故其转换周期 为４ ｎｓ。由于双向非交叠时钟的因素，实际中留给信 号保持的时间小于２ ｎｓ，要获得ｌ２位的精度运算放 大器需达到８０ ｄＢ增益和２．５ ＧＨｚ的单位增益带宽。 为获得足够的增益指标，同时最大化模拟信号 摆幅，该研究所用运放采用两级全差分结构，如图２ 所示。第一级采用套筒式结构，为了获得足够的相 位裕度，第一级与第二级之间采用米勒补偿技术。 图２（ａ）为设计的两级式运算放大器结构图。为了 获得大带宽，采用ＮＭＯＳ管作为输入对管。第一级 和第二级电路分别采用了各自的共模反馈电路，共 模反馈形式为连续时间方式，以取得最快速度。图 ２（ｂ）为该运放的仿真结果，可以看出增益为８０ ｄＢ， 单位增益带宽达到了３ ＧＨｚ。 （ａ）运放结构 ２０１４年第５期 钱宏文等：一种用于１２位２５０ＭＳＰＳ流水线ＡＤＣ的中频采样前端 ５４５ ２０＞＿ ｏ２。 图２采样保持运放 ２．２中频采样开关 对于采样开关的实现通常采用栅压自举开关， 栅压自举开关电路，如图３所示。 （ａ）基本栅压自举开关电路 （ｂ）消除衬底偏置效应的栅压 自举开关 图３栅压自举开关电路 图３（ａ）为基本栅压白举开关，该开关的导通电 阻可表示为 Ｒｏｎ ｕ ［ 一 一 （ 冈一 ）］‘ 研究中采用的高线性度ＣＭＯＳ自举开关电路如 图３（ｂ）所示，其对图３（ａ）所示基本自举开关的主 要改进是：保持图３（ａ）所示开关连接方式不变，增 加了一个由ＭＯＳ管Ｍ１１和Ｍ１２构成的采样ＭＯＳ 开关管衬底电压切换电路，消除了衬底偏置电压 ＶＳＢ相关的非线性特性，以进一步提高线性度。 电路工作原理如下：时钟ＣＫ为高电平时，Ｍ２、 Ｍ６导通，Ｍ７截止，Ｍ４导通，使得Ｍ１也导通；电路 通过Ｍ１和Ｍ２对电容Ｃ１充电，使得电容Ｃ１两端 的电压接近电源电压ＶＤＤ，从而在电容ｃｌ上存储 了ＶＤＤ Ｃ１的电量；同时，Ｍ１１截止，Ｍ１２导通，采 样开关ＭＯＳ管Ｍｓ截止，Ｍｓ衬底接地。当时钟ＣＫ 从高变低时，Ｍ２、Ｍ６截止，Ｍ７导通，Ｍ４导通；电源 通过Ｍ４、Ｍ７对结点Ｇ的对地寄生电容充电，使得 结点Ｇ电压升高，ＭＯＳ管Ｍ１截止，Ｍ５、Ｍ３导通；输 人信号通过Ｍ３抬升电容ｃ１下极板电压直到其值 等于输入电压Ｖｉｎ；由于电容ｃ１上存储的电荷在时 钟ＣＫ变化过程中没有放电回路，存储在其上的电荷 保持不变，电容Ｃｌ上极板的电压就会同步上升，直到 其值等于ＶＤＤ＋Ｖｉｎ，开关管Ｍｓ栅源电压为电源电压 ＶＤＤ；同时，Ｍ１２截止，Ｍ１１导通，采样开关ＭＯＳ管 Ｍｓ导通，Ｍｓ衬底接输人节点Ｖｉｎ，这样ＭＯＳ管Ｍｓ的 衬偏电压对其阈值电压的影响被消除（ ＝０）。 根据式（２），此时导通电阻为 。ｎ：——面—————— ————————一 ｃ 孚［ 一 一 （～ 一 １Ｉ）］ １ —— 一 ｕ Ｃ 孚［ 一 加］ （２） 比较式（２）和式（１），可以看出改进的自举开关 的导通电阻Ｒｏｎ只与电源电压 、ＭＯＳ管载流子 迁移率 单位面积栅氧化层电容Ｃ。 ＭＯＳ管宽长 比Ｗ／Ｌ和ＭＯＳ管衬偏电压为０时阈值电压 柚有 ∞口，丑Ｑｆ１ Ｈ关，因此具有更高的线性度。 将图３（ｂ）和图３（ａ）所示自举开关分别作为采 。 舶枷瑚啪 ｍ 样开关应用于图１所示采样电路进行仿真，仿真条 件、输入信号和采样信号保持不变。两个开关对应 的ＭＯＳ管取相同的尺寸。对两种开关采样结果做 ＦＦＴ频谱分析得到输出频谱，如图４所示。可以看 出图３（ｂ）开关的ＳＦＤＲ为１１６．７ ｄＢ，比图３（ａ）开 关的１０１．５ ｄＢ高了约１５ ｄＢ，说明本文改进的自举 开关比传统的白举开关有更好的线性度。 ＦＦＴＰＬＯＴ …＿ …ｌ ●● ＿● Ｌ 【蛐ｌ Ｉ．Ｌ土“ 山ｌ 山 山 ｊ 唧 唧 唧 ！ Ｉ唧 ！唧 ＡＮＡＬＯＧＩＮＰＵＴＦＲＥＱＵＥＮＣＹ／ＭＨｚ （ａ）传统自举开关结果 山Ｊ 山 －山 ． ｌＪ血Ｉ山 ＪＵＳｔ ＩＪｊ ｌ Ｉ 啊９Ｊ ｌ邢 唧 『 ６Ｉｆ 腮册 啊 ＧＩＮＰＵＴＷＥＱＵＥＮＣＹ／ＭＨｚ （ｂ）本文使用的栅压自举开关结果 图４ ＦＦＴ结果对比 《 瑚
