改进型共源共栅电流镜设计报告0.6um

Author: 岳生生

Director: 罗广孝（讲师）

【摘要】： 本文介绍0.6um CMOS 工艺设计的改进型共源共栅电流镜，利用Hspice仿真，通过仿真图

严谨、细致和全面地把这个电流镜设计过程展现给读者。

【关键字】：共源共栅、高输出电阻、低输出电压

一．边界条件

1.1工艺规范

(1)硅晶体的一些常数

硅带隙波尔兹曼常数本征载流子浓度

(@300K)真空介电常数硅介电常数二氧化硅介电常数

电子电荷

(2)制造工艺

0.6um COMS N_WELL 3metal 1poly

(3)SPICE LEVEL49 COMS体工艺模型参数

MOSFET阈值电压VT0

本征导电因子(跨导参数)KP

N_channel0.736V

P_channel-1.02V

VG0k1.205V(300K)1.38e-23J/K

ni1.45e10cm308.85e-14F/cm1.05e-12F/cm3.5e-13F/cm1.6e-19C

si11.70ox3.90q119 e-6A/V251.7e-6A/V2【注】：由于晶圆制造厂商提供BSIM3V3的MOS模型，而没有直接提供以上设计参数，它

们是根据BSIM3V3用户手册推荐的公式并利用晶圆制造厂商提供的BSIM3V3 MOS器件模型参数计算出来的，其实这些公式可以从《集成电路设计与仿真》中得到，将这些公式和BSIM3V3器件模型参数罗列如下：

计算公式KPU0MOSFEToxtox2qsinchnKT，，2F2ln(ch)qniox/toxP_channel-1.02V2N_channel0.7278V2VT0U0栅氧化层厚度toxm沟道掺杂浓度nch4.260e-02 m/(Vs)1.25e-08m1.92e-02m/(Vs)1.3e-08m1.2721e+17m32.51e+16m31.2电源电压

MIN：4.5V； TYP：5.0V； MAX：5.5V

1.3工作温度

MIN：0C； TYP：27C； MAX：100C二．设计指标

2.1电流比 1：12.2输出电压最小值 0.5V2.3输出电流变化范围 5～100UA

三．确定电路拓扑结构

设计选择的电路拓扑结构如下图所示：

123VDIINRL5IBMN421MN1MN33MN24MNBGND其中：每个MOSFET的衬底都接地，(W/L)1=(W/L)2; (W/L)3=(W/L)4. 5点是输出点。RL负载。通过大信号直流工作点分析和小信号等效电路分析，可以知道该电路的特点如下：1.小信号输入电阻低（～1/gm1）2.输入端工作电压低（VT1VMAXVT12Iinmax）KP1(W/L)13.小信号输出电阻高（routrds2[1(gm3gmb3)rds3]rds3）4.输出端最小工作电压低（~2VMAX(@V4VT32VMAX)）四．设计变量初始估算4.1确定(W/L)1、（W/L）2为了计算设计变量，我们有必要了解电路MOSFET的工作状态，为了使输出端最小工作电压小于0.5V, 令：MN3管工作于临界饱和区（即：VOUTMINVG3VT3=0.5V），而MN1、MN2管随着输入电流Iin从5UA变到100UA的过程中先工作在过饱和区最终工作在临界饱和区，同时令：当MN1、MN2工1作在临界饱和区时VDS1VDS2VOUTMINV0.25V。(其中，为什么VDS1VDS2OUTMIN0.25V可以成2223立，参考Allen的《CMOS 模拟集成电路设计》（第二版）之P106

(【注】：***********************************************************************************其实也可以采用别的设计方案，比如：在Iin＝100UA且VOUTVOUTMIN时，令MN2、MN3同时工作在临界饱和区，则：VDS2VDS3VOUTMIN2IINMAX2IINMAXVOUTMINKP2(W/L)2KP3(W/L)32IINMAX11()VOUTMIN，为了使版图面积最小化，令(W/L)2(W/L)3，KPN(W/L)2(W/L)32VOUTMIN(W/L)22IINMAX，……，后续的计算和刚开始讨论的方案类似，读者可以自己展开。

VOUTMIN2KPN()2则：2IINMAXKPN(W/L)2）

*******************************************************************************************

以下我们再回到刚开头讨论的方案，为了使MN1、MN2工作在饱和区，则必须：(以MN2为例计算)

VDS2VGS2VT22IINMAXVVDS2OUTMINKP2(W/L)22(W/L)2VKP(OUTMIN)2N22IINMAX119.710A/V0.25V210010A62622＝26.7，

4.2确定(W/L)3、（W/L）4

从MN3管VGS3的角度来考虑问题，当Iin＝100UA时，为了使MN2管工作在临界饱和区，

VGS3的电压降不可以过大，即：

VGS3VG3VOUTMINV， （其中：VDS2OUTMIN）22VOUTMIN2又MN3管工作于临界饱和区，则：

VGS3VD3VT3VT32IINMAXVVOUTMINVT3OUTMINKP3(W/L)322IINMAXVOUTMINKP3(W/L)32(W/L)32IINMAXNVKP(OUTMIN)22119.710A/V0.25V210010A62622＝26.74.3确定(W/L)B

为了节省面积，和设计的方便，取(W/L)B=1

4.4确定IB

在确定IB前要先计算VT3,根据衬偏效应可以得到:

VT3VTN0(2FVSB2F)0.31V0.63V1/2(0.83V0.25V0.83V)A0.72V因为MN3工作在临界饱和区，所以：

VG3VD3VT3

又MNB管工作于MOS二极管状态：

VG3VDSBVGSBVTB2IBKPB(W/L)B1IB(VG3VTB)2KPB(W/L)B21IB(VD3VT3VTB)2KPB(W/L)B21IB(VOUTMINVT3VTN0)2KPN(W/L)B2IB0.5(0.5V0.72V0.31V)2123.0106A/V21A20UA4.5确定沟道长度L

对沟道长度的约束有：1．routroutArds2rds3(gm3gmb3)1111gm3(1)2IOUT3IOUT2IOUT3IOUT2KP3IOUT(1)22FVSB一定的IOUT下，要使rout较大，则要取较小的值，即L要取较大的值。2．短沟效应，要求L取较大的值。3．沟道调制效应，要求L取较大的值。4．匹配性，要求L取较大的值。5．可生产性，要求L取较规整的值。6．寄生性，要求L取较小的值。

7．最小的版图面积，要求L取的较小的值。8．工业界的经验要求：L>=5倍的特征尺寸。综上所述，版图设计中取L1.5uM4.6验证直流工作点

1.MNB：二极管连接确保它工作于饱和区。2.MN3：工作于临界饱和工作区。

3.MN1、MN2：当IIN100uA,它们工作于临界饱和区；当IIN减小时，VGS1、2减小且VDS1、2增大，使它 们工作在过饱和区。

4.MN4：要使MN4管工作于饱和区，则：

Vds4Vgs4VT4Vd4Vg4VT4Vgs1VOUTMINVT3VT4VT1VVOUTMIN而

VT10.736V,VOUTNIN0.5V,显然上式成立。即MN4工作于饱和区。

五．HSPICE仿真验证

5.1旨在调整设计变量的仿真

5.1.1电路拓扑结构节点命名：

123VDIINRL5IBMN421MN1MN33MN24MNBGND其中：每个MOSFET的衬底都接地，(W/L)1=(W/L)2; (W/L)3=(W/L)4.5.1.2按初始估算设计变量仿真采用初始估算的设计变量，即：(W/L)1=(W/L)2=(W/L)3=(W/L)4=40.5UM/1.5UM; B=1.5UM/1.5UM;IB=20UA，同时调整RL＝44.3KOHM，使MN3进入临界饱和。仿真输入：该电路的HSPICE仿真网表文件为：cascode gate source.sp,文本如下：common source_gate.option post=2 numdgt=7 tnom=27.lib E:\\yss133\\cmos_emulate\\cmos_lib\\CSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=40.5U M2 3 1 GND GND CMOSN L=1.5U W=40.5UM3 5 4 3 GND CMOSN L=1.5U W=40.5UM4 1 4 2 GND CMOSN L=1.5U W=40.5UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD 5 44.3K VDD VD GND DC 5VIB VD 4 DC 20UA1IIN VD 1 DC 100UA.OP

.END

仿真输出：静态工作点分析的结果在cascode gate source.lis文件中，其中可以看到如下的内容：

23(W/L)可见MN1～4管都工作在饱和区，可是输出端(5节点)电压约为0.576V超过指标要求，因此需要进一步更为重要的调整和仿真。5.1.3调整设计变量仿真1.调整步骤一：

根据VOUTMINVG3VT3VTB2IBVT3，要减小VOUTMIN，可以减小IB或增大(W/L)B，

KPB(W/L)B为了版图设计的方便，保持(W/L)B初始估算的值，而把IB调小到15UA。这时，(W/L)1=(W/L)2＝ (W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同时调整RL＝45.17KOHM，使MN3进入临界饱和。

仿真输入：该电路的HSPICE仿真网表文件为：cascode gate source.sp,文本如下：common source_gate

.lib E:\\yss133\\cmos_emulate\\cmos_lib\\CSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=40.5U M2 3 1 GND GND CMOSN L=1.5U W=40.5UM3 5 4 3 GND CMOSN L=1.5U W=40.5UM4 1 4 2 GND CMOSN L=1.5U W=40.5UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD 5 45.17K VDD VD GND DC 5VIB VD 4 DC 15UAIIN VD 1 DC 100UA.OP

.END

仿真输出：静态工作点分析的结果在cascode gate source.lis文件中，其中可以看到如下的内容：

.option post=2 numdgt=7 tnom=27

可见输出端(5节点)电压约为0.499V符合指标要求，同时MN1、MN2均在饱和区，但要求输入电流从5ua~100ua变化，因此接下来改变输入电流IIN,调整RL使m3工作在临界饱和状态。

2. 改变IIN调节RL使m3工作在临界饱和状态。当IIN=6UA时，(W/L)1=(W/L)2＝ (W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同时调整RL＝760KOHM，使MN3进入临界饱和。仿真输出：静态工作点分析的结果在cascode gate source.lis文件中，其中可以看到如下的内容：

IIN=6ua时，仿真能满足要求。

3．IIN=5ua 时，(W/L)1=(W/L)2＝ (W/L)3=(W/L)4=40.5UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同时调整RL＝913KOHM，使MN3进入临界饱和。

仿真输出：静态工作点分析的结果在cascode gate source.lis文件中，其中可以看到如下的内容：

可以看到，m4处在截止状态。应进行第二次调整。3．调整步骤二：

根据MOS管的工作原理可知，要使MN4退出截止区，应该增大VGS3，考虑到器件对称性同时增大

VGS1、VGS2和VGS4,又VGSVT2ID,所以应该把(W/L)1~4调小。当(W/L)1=(W/L)2=(W/L)

KP(W/L)3=(W/L)4=38UM/1.5UM; (W/L)B=1.5UM/1.5UM; IB=15UA，同时调整RL＝45.2KOHM，使MN3进入临界饱和。

仿真输入：该电路的HSPICE仿真网表文件为：cascode gate source.sp,文本如下：common source_gate

.option post=2 numdgt=7 tnom=27

.lib E:\\yss133\\cmos_emulate\\cmos_lib\\CSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=38U M2 3 1 GND GND CMOSN L=1.5U W=38UM3 5 4 3 GND CMOSN L=1.5U W=38UM4 1 4 2 GND CMOSN L=1.5U W=38UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD 5 913k VDD VD GND DC 5VIB VD 4 DC 15UAIIN VD 1 DC 5UA.OP

.END

仿真输出：静态工作点分析的结果在cascode gate source.lis文件中，其中可以看到如下的内容：

可见MN1～MN4均工作在饱和区，输出电流和输入电流（5UA）相近，输出电压约为0.449V符合指标要求。

为了进一步验证设计变量是否适合，我们把IIN增加到50UA和100UA的再进行仿真，只要在cascode gate source.sp文件中把*IIN VD 1 DC 100UA分别改为：*IIN VD 1 DC 50UA

和*IIN VD 1 DC 100UA，并适当的调整RL使MN3刚好进入临界饱和即可。通过仿真可以得到下表的一组数据：

IIN(A)

100U50U5U

附：

RLMAX()

45.21K90.5K913K

VOUTMIN(V)

499.787 M480.856 M449.27M

IOUT(A)

99. U49.935 U4.98U

IINIOUT100%IIN0.46%0.13%0.4%

(注：仿真时电路中的每个MOSFET均处于饱和区)

在不同输出电压Vout下，同时改变输入电流，得到输出电流的一组曲线。

仿真输入：该电路的HSPICE仿真网表文件为：cascode gate source.sp,文本如下 common source_gate

.option post=2 numdgt=7 tnom=27

.lib E:\\yss133\\cmos_emulate\\cmos_lib\\CSMC_HJ_06UM_CMOS.LIB TTM1 2 1 GND GND CMOSN L=1.5U W=38U M2 3 1 GND GND CMOSN L=1.5U W=38UM3 5 4 3 GND CMOSN L=1.5U W=38UM4 1 4 2 GND CMOSN L=1.5U W=38UM5 4 4 GND GND CMOSN L=1.5U W=1.5URL VD1 5 0

V1 VD1 GND DC 1 VDD VD GND DC 5VIB VD 4 DC 15UAIIN VD 1 DC 100UA.OP

.DC V1 0 5 .1 IIN 5UA 100UA 5UA .PRINT DC I(IIN) I(RL)

.END

仿真的一组曲线，如下图所示：

总之，设计变量调整到目前为止，该电路的直流大信号静态工作点已经比较合适。我们可以暂时确定设计变量如下：(W/L)1=(W/L)2=(W/L)3=(W/L)4=38UM/1.5UM;(W/L)B=1.5UM/1.5UM;IB=15UA。

5.2电路指标验证

5.2.1输出电流随输入电流变化的情况验证输入：cascode gate source.sp 关键语句：

.DC IIN 5UA 100UA 1UA.PRINT DC I(IIN) I(RL)

验证输出：

A.总的I(RL)与I(IIN)的关系图：

B.IIN=5UA处局部放大

IINIOUT100%＝(0.01/5)*100%=0.2%(注：此时的RL=45.21K,输出节点电压较高)

IINC.IIN＝50UA处局部放大

IINIOUT100%＝(0.01/50)*100%=0.02%

IIND. IIN＝100UA处局部放大

IINIOUT100%＝(0.05/100)*100%=0.05%

IIN综上所述：设计指标(1)在0.46％最坏的情况下得到满足，同时设计指标(3)也得到了满足。

5.2.2输出端工作电压(设计指标(2)验证)“5.1”部分的仿真已经明确：

VOUTMIN0.5V(条件：IIN5uA~100uA)，即设计指标(2)已经得到满足。

5.2.3输入端工作电压

验证输入：cascode gate source.sp 关键语句：

.DC IIN 5UA 100UA 1UA.PRINT DC I(IIN) V(1)

验证输出：

输入端工作电压最大值VINMAX0.971V(@IIN100uA)5.2.4小信号分析（@ IIN=DC 50UA + AC 5UA,RL=45.2KOHM）验证输入：cascode gate source.sp 关键语句：

RIN VD1 1 0 (why add a RIN ? I don’t know)

IIN VD VD1 DC 50UA AC 5UA

.AC DEC 1000 0 150MEG

.PRINT AC IM(RIN) IP(RIN) IM(RL) IP(RL) (如果直接写为IM(IIN) IP(RIN) 仿真不出幅度)

验证输出：从上到下依次为：IIN幅频特性；IOUT幅频特性；IIN相频特性；IOUT相频特性。(横坐标单

位MEGHZ)

5.2.5输入端小信号电阻、输出端小信号电阻(@ IIN=DC 50UA,RL=45.2KOHM）验证输入：cascode gate source.sp 关键语句：

IIN VD 1 DC 50UA

.TF I(RL) IIN

验证输出：cascode gate source.lis，其中可见内容如下：

小信号电流增益

iout1.0009A1；输入小信号电阻rin1.9421k；小信号输出电阻iinrout33.0166MEG,这里要注意小信号电阻和直流电阻的区别，由此可见该电路的小信号输入电阻很小；

而小信号输出电阻很大，这是该电路的优点之一。

到此为止，设计变量已经基本可以确定为：

(W/L)1=(W/L)2=(W/L)3=(W/L)4=38UM/1.5UM;(W/L)B=1.5UM/1.5UM;IB=15UA。参考文献

【1】罗广孝《建成电路设计与仿真》【2】Allen《CMOS 模拟集成电路设计》【3】AVANT《Star-Hspice Manual》

【4】赵雅兴《Pspice与电子器件模型》