电子技术基础期末考试考试题及答案

电子技术基础期末考试考试题及答

案 部门： xxx 时间： xxx

整理范文，仅供参考，可下载自行编辑

座号 XXX2018—2018学年度第二学期期末考试试卷 职高二 《电子技术基础与技能》 题 号 一 二 三 四 总 分 得 分 <本试卷满分100分，考试用时120分钟）一、单项选择题<本大题共15小题，每小题2分，共30分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的表格内错选、多选或未选均无分。b5E2RGbCAP 1.触发器与组合逻辑电路比较<） A.两者都有记忆能力 B.只有组合逻辑电流有记忆能力 C.只有触发器有记忆能力 D.两者都没有记忆能力 2.与非门构成的基本RS触发器，输入信号=0,=1，其输出状态是<） A.置1B.置0 C.不定 D.保持 3.RS触发器不具备功能<） A.置1 B.置0 C.保持 D.翻转 4.某计数器逻辑功能每5个时钟脉冲循环一次，且在每次循环过程中每来一个脉冲计数器新态加1，则该计数器是<）p1EanqFDPw A.二进制加法器B.五进制加法器 C.十进制加法器D.五进制减法器 5.8421BCD码是常见的二—十进制码，下列是8421BCD码禁用码<） A.1001B.0111C.1010D.0101 6.下列说法正确的是<） A.Q=0称触发器处于0态B.Q=0称触发器处于1态 C.=0称触发器处于0态D.=1称触发器处于1态 7.JK触发器在时钟脉冲作用下，触发器置1，其输入信号为<） A.J=1，K=1 B.J=0，K=0 C.J=1，K=0 D.J=0，K=1DXDiTa9E3d 8.D触发器在CP脉冲作用下，=<） A.1 B.D C.0 D.

9.下图所示可能是鈡控同步RS触发器真值表的是<）

10.电路如下图所示，若初态都为0，则的是<）

11.五位二进制数能表示十进制数的最大值是<） A.31B.32C.10 D.5

12.n个触发器可以构成最大计数长度为的计数器<）

A.n B.2n C.n2 D.2n

13.一个4位二进制加法计数器起始状态为0010，当最低位接收到10个脉冲时，触发器状态为<）

A.0010B.0100C.1100D.1111 14.下图所示的电路中，正确的并联型稳压电路为<）

15.在有电容滤波的单相桥式整流电路中，若要使输出电压为60V，则变压器的次级电压应为<） A.50VB.60VC.72VD.27V

二、判断题<本大题共5小题，每小题3分，共15分）<对打√，错打×）

16.P型半导体中，多数载流子是空穴< ）

17.环境温度升高时，半导体的导电能力将显著下降< ） 18.二极管正偏时，电阻较小，可等效开关断开<） 19.稳压二极管工作在反向击穿区域<）

20.光电二极管是一种把电能转变为光能的半导体器件<）

题号 1 2 3 4 5 6 7 8 9 10 注：将答案 选择题题号 和判断11 1213 14 15 16 17 18 19 20 答题答案

案 填写在上面

题号 1 2 3 4 5 6 7 8 9 10 的表答案 C A D B C A C B B C 格题号 11 12 13 14 15 16 17 18 19 20 里，答否则案 A D A B C √ × × √ × 该题

不得分

三、填空题<本大题共5小题，每小题4分，共20分）

21.JK触发器可避免RS触发器状态出现。与RS触发器比较，JK触发器增加了功能；

22.寄存器存放数码的方式有和两种方式；

23.二极管的伏安特性曲线反映的是二极管的关系曲线；

24.常见的滤波器有、和；

25.现有稳压值为5V的锗稳压管两只，按右图所示方法接入电路，则V0=。

四、应用题<本大题共3小题，共35分，要求写出演算过程）

26.<10分）某JK触发器的初态Q=1，CP的下降沿触发，试根据下图所示的CP、J、K的波形，画出输出Q和的波形。RTCrpUDGiT

27.<9分）如下图所示电路，测得输出电压只有0.7V，原因可能是： <1）R开路；<2）RL开路；<3）稳压二极管V接反； <4）稳压二极管V短路。应该是那种原因，为什么？

28.<16分）分析下图所示电路的工作原理，要求：

<1）列出状态表，状态转换图； <2）说明计数器类型。

参及评分标准

一、单项选择题<本大题共15小题，每小题2分，共30分） 二、判断题<本大题共5小题，每小题3分，共15分）

三、填空题<本大题共5小题，每小题4分，共20分）

21.不确定，翻转22.并行和串行

23.VD-ID24.电容、电感、复式25.5.3V

四、应用题<本大题共3小题，共30分，要求写出演算过程） 26.

27.解：稳压二极管V接反，变成正向偏置，稳压二极管正向导通时，压降是0.7V

28.解：计数前，各触发器置0，使Q2Q1Q0=000

<1）第一个CP作用后，Q0=0→1，=1→0=CP1，对F1触发无效，所以

Q1保持0态不变。而F2没有接到任何触发信号，所以Q2亦保持0态不变。第二个CP作用后，Q0=1→0，而以Q1=0→1。而

=0→1=CP1，对F1属有效触发，所

=1→0=CP2，对F2无效，所以F2仍为原态即0态。依次

按规律分析，可得如下计数状态表为5PCzVD7HxA

<2）从状态表和电路结构可知，该计数电路为三位异步二进制加法计数电路。

申明：

所有资料为本人收集整理，仅限个人学习使用，勿做商业用途。