混频器设计

4.1引言

无线传感网(WSN,Wireless Sebnsor Networks)就是由部署在监测区域内的大量的廉价微型传感器节点组成，通过无线通信的方式形成的一个多跳自组织网络，它是一种全新的信息获取平台，能够实现监测和采集网络分布区域内的各种检测对象的信息。由于无线传感网的广泛发展，应用于无线传传感的技术也得到广泛的发展，下混频器是无线传感网中的关键模块，它的性能与各种通信系统的通信质量密切相关。

混频器电路按非线性器件性质的不同，分为无源混频器电路和有源混频器电路。无源混频器电路结构相对来说比较简单，设计周期也不用太长，有较高的性价比，其中最主要的优 点是无源结构混频器不需要电源电压，并且当理想情况下时，并没有静态功耗存在，而且具 有好线性度性能。但是无源混频器也存在很多不足之处，无源混频器电路有插入损耗存在， 一般可采用后置有源电路提供足够的增益。有源混频器需要外接电源来提供一定增益，虽然 需要消耗一定的功率，但可以使整个系统的增益在集成电路中得到提高。有源混频器的转换 增益和端口的隔离度都比无源混频器要大的，但是它的噪声系数比较小，而且有源混频器所 消耗功率较大，线性度也比无源混频器差。

按照组成混频器的不同电路结构[27]，可以分为平衡混频器、单端混频器。单端混频器电路结构简单，但性能较差。平衡混频器又可分为单平衡混频器和双平衡混频器两种，它们具 有噪声小、灵敏度高、抗干扰能力强及频带宽等优点。就单平衡结构和双平衡结构而言，双平衡混频器结构具有更好的性能，平衡结构有更好的端口隔离度，本振电压和输入信号电压不会通到中频输出端，也即本振端口和输入是隔离的。单管跨导型混频电路、单平衡型混频电路和吉尔伯特双平衡型混频电路等是有源混频器比较常见的电路形式。二极管双平衡型混频电路和无源场效应管混频电路等是无源混频器比较常见的电路形式。

本文设计的下混频器由于采用一级变频，直接从2.4Gz下变频到40M，所以性能肯定是受到影响的，相比于多级变频器，各项指标一般，但是大大降低了成本。因此在要求并不严苛的情况下，一级混频器拥有比较高的性价比，是比较合适的选择。在比较几种混频器结构后，决定采用Gilbert混频器作为原型电路结构。为了能够提供更好地性能，采用电流注入技术，使噪声系数和增益同时得到改善。

.4.2原理分析

混频器在接收机系统中主要负责频率的搬移功能，在频率上起加法器或减法器的作用，频域上加减法通过时域上的乘积获得，因此，频率搬移实现的基本理论模型可以描述为：

(Acos𝜔1𝑡)(Bcos𝜔2t) = [cos(𝜔1−𝜔2)t+cos(𝜔1+𝜔2)t]

2𝐴𝐵

上式Acos𝜔1𝑡和Bcos𝜔2t分别代表两个输入信号，只要电路中构成这两个信号的乘积，理论上就可以实现频率的搬移功能。

从上式可以看出，混频器模块至少包含三个信号：两个输入信号和一个输出信号，通常而言，混频器的输入信号分别定义为射频信号RF（Radio Frequency），频率记为𝜔𝑅𝐹和本振信号LO（Local Oscillator），频率记为𝜔𝐿𝑂，混频器的输出信号定义为中频信号IF（Intermediate Frequency），频率记为𝜔𝐼𝐹。所以上式可以变为混频器的模型：

(𝐴𝐿𝑂cos𝜔𝐿𝑂𝑡) (𝐴𝑅𝐹cos𝜔𝑅𝐹t) =

𝐴𝐿𝑂𝐴𝑅𝐹

2

[cos(𝜔𝐿𝑂−𝜔𝑅𝐹)t+cos(𝜔𝐿𝑂+𝜔𝑅𝐹)t]

式中𝐴𝐿𝑂表征本振信号的振幅，𝐴𝑅𝐹表征射频信号的振幅。从上式可以看出，混频器产生的中频信号包含有两个频率分量：𝜔𝐿𝑂−𝜔𝑅𝐹和𝜔𝐿𝑂+𝜔𝑅𝐹，混频器的应用领域不同，其他干扰频率分量一般采用滤波器进行滤波，本文讨论的混频器中频输出采用差频分量，即𝜔𝐿𝑂+𝜔𝑅𝐹。当𝜔𝐼𝐹<𝜔𝑅𝐹时，混频器称为下变频，输出低频中频信号。当𝜔𝐼𝐹>𝜔𝑅𝐹时，输出高中频信号，本文所提出的混频器设计技术主要应用于下变频设计。

目前，混频器电路主要以下几种方法实现本振信号和射频信号的乘积：利用电路或器件的非线性特性，直接构成电路乘法器和采用开关调制构成信号时域上的乘积。

1）电路或器件的非线性特性实现频率转换。这类混频器最典型的是二极管混频器，主要利用二极管电压到电流的指数特性。

2）构成电路乘法器。这类混频器主要是把模拟乘法器的电路结构应用于射频领域的频谱搬移，最为典型的吉尔伯特乘法器的应用，到目前为止，吉尔伯特混频器是应用最为广泛的电路结构。

3）开关调制实现频率和变换。开关调制混频器数学模型。𝑆𝐿𝑂，𝑆𝑅𝐹和𝑆𝐼𝐹分别表示本振信号，射频信号和中频信号。在本振信号的作用下，IF信号以本振信号频率在+𝑆𝑅𝐹和-𝑆𝑅𝐹之间来回切换，若射频信号和本振信号定义如下：

𝑆𝑅𝐹=𝐴𝑅𝐹cos（𝜔𝑅𝐹t）

+1,0≤t<π⋰𝜔𝐿𝑂

𝑆𝐿𝑂={

−1 ,π⋰𝜔𝐿𝑂≤t<2π⋰𝜔𝐿𝑂

中频信号为：

𝑆𝐼𝐹=𝑆𝐿𝑂𝑆𝑅𝐹

将𝑆𝐿𝑂进行傅里叶级数变换展开得中频输出会出现以本振信号奇次谐波为中心的上下边带变频分量。虽然吉尔伯特电路原是用于模拟乘法器，但是现在，吉尔伯特混频器已发展成为开关型混频器的典型.电路，吉尔伯特单元电路的混频器成为当前混频器领域中最主流的电路结构。

4.3 结构选择

混频器结构决定了它的性能，因此根据不同的指标选择最合适的结构显得尤为重要。本文要求设计高线性度、高增益、低噪声结构简单、功耗低的下变频混频器。无源混频器结构简单，频带宽，功耗低，而且可以获得很高的线性度，但其他性能得不到保证，显然并不适合本设计。而有源混频器的变频增益较高，噪声系数小，端口隔离度也比较好，虽然线性度差一些，但是经过合理的设计，还是能得到优化的，所以选择有源混频器。有源混频器又可以分为单平衡和双平衡，考虑到单平衡虽然易于设计，但是隔离度差，所以选择更复杂一些的双平衡混频器。其中，Gilbert混频器最为主流。

在传统的基础上，为了提高变频增益，同时具有较低的噪声系数，我们采用选择采用电流注入结构，在跨导级电流不变的情况下，减小开关机电流。注入电流源用两个PMOS管M7、M8实现，这样可获得较高的IIP3。

双平衡混频器常用电阻作为负载，这里就有一个问题，如果要提高增益，要么提高跨导，幺儿增大负载。然而无论怎样做，都会使得负载上的压降过大，有可能使得晶体管工作在非饱和区。为了减少负载上的直流压降，解决电压余度不足的问题，除了使用电流注入的办法，我们采用电容电阻并联的方法作为负载。综上所述，得到电路图1.1。

VddC7R5M7R4Vbias2VbiasM8C6R4C5C4PORT2C3M3M4M5PORT1C2M1C1R0P0RT0VcmR3M6R2VbiasM2R1VcmC0M0Vbias1Gnd 图4.1 本设计所采用的电路结构

4.4电路建模

4.4.1 仿真环境，采用工艺以及仿真项目

采用平台为Cadence-Spectre，采用工艺为SMIC-0.18μm，仿真项目为增益G，噪声系数NF，输入1dB压缩点以及输入三阶截止点IIP3

4.4.2电路结构及参数

所设计的混频电路图如4.1所示，各个MOS管和无源器件如表4.1，4.2，4.3所示。

图4.2 混频器电路图

表4.1 MOS管参数

MOS管编号 M0 M1 M2 M3 M4 M5 M6 M7 M8 W/μm 3μ 4μ 4μ 3μ 3μ 3μ 3μ 4μ 4μ L/μm 500n 180n 180n 180n 180n 180n 180n 400n 400n

M 1 1 1 1 1 1 1 1 1 Finger 20 6 6 12 12 12 12 4 4 表4.2 电阻参数

电阻编号 R0 R1 R2 R3 R4 R5 R6

表4.3电容参数

电容编号 C0 C1 C2 C3 C4 C5 C6 C7 Value 1nF 1nF 1nF 1nF 1nF 1nF 1pF 1pF Value 10k 10k 10k 10k 10k 4k 4k 4.5项目及结果

4.5.1仿真偏置

（1）电流设置如表4.4所示

表4.4 偏置电流设置

电源电压 射频偏置 本征偏置 尾电流偏置 注入电流设置 vdd vcm vbias vbias1 vbias2 1.8v 0.7v 1v 0.65v 1v 4.5.2仿真结果

（1）变频增益对本振的仿真

该仿真通过pss+pac的仿真。其中pss主要是作本振大信号的周期稳态分析，可以在时变工作点上线性化电路。pac则在pss仿真后，作为小信号分析。此处，射频端口设置为50Ω的电阻，dc type。PAC magnitude设置为1v。中频输出端口设置为1MΩ，dc type，中频输出端口的设置在以后的仿真中保持不变。pss仿真和pac仿真的参数设置如图1.3所示。其中，plo（单位dBm）为本征的功率值。仿真结果如图4.4所示。

图4.3 pss和pac仿真参数设置

图4.4 射频信号为2.4G时变频率增益对本振功率的扫描

从仿真的结果来看，在本振功率为-5dBm的情况下，转换增益最大。 （2） 变频增益的仿真

RF端口设置与上面设置相同，本征端口设置为2.44GHz，-5dBm。仿真方法依旧是采用pss+pac,只是在pss中不作参数扫面，pss和PAC设置如图1.5所示

图4.5pss和 PAC仿真参数设置

得到的转换增益曲线如图4.6所示，横轴为输出信号的频率。

图4.6 转换增益曲线

从仿真的曲线可以看到，在单个信道中转换增益约为12.dBm。

（3）噪声系数的仿真

同上面的仿似，需将RF端口PAC magnitude 1V改设为PAC magnitude（dBm）为-30.仿真使用pss+pnoise仿真，其中pss的仿真设置同上，图1.7给出pnoise的仿真设置。其中输出选择PORT2，即中频信号输出端口。输入选择PORT0，即射频信号输入端口。

图4.7 pnoise仿真参数设置

仿真结果如图4.8所示。从图中可以看出，中频为40MHz时噪声系数为17.74dB

图4.8 pnoise仿真结果

（4）输入1dB压缩点和IIP3的仿真

仿真输入1dB压缩点采用PSS仿真，RF端口改为sine type，频率设置为2.4GHz。Amplitude（dBm）设为prf。PSS设置如图4.9所示。

图4.9 PSS仿真参数设置

得到输入1dB压缩点曲线如图4.10所示。

图4.10 1dB压缩点曲线

从图中可以看出1dB压缩点约为-13.7416dB。

仿IIP3时，RF端口设置为”sine”,在“PAC Magnitude(dBm)”栏输入pf作为射频输入功率变量。然后，PSS和PAC设置如图4.11所示。

图4.11 IIP3仿真器设置

对于40M的基波。2.44G的本振及射频双音信号2.4GHz和2.401GHz，-59和-61的边带代表了中频输出的一次谐波1M（61*40-2401=39M）和3次谐波（2401-59*40=41）。完成设置进行仿真得到如图4.12所示。

图4.12 IIIP3仿真曲线图

由图可见，三阶互调截止点约为-9.59dbB。

4.6 结果分析及改进

4.6.1 仿真结果

仿真结果如表1.5所示。

表4.5 仿真结果

技术指标 电源电压 输入射频频率（RF） 输出中频频率（IF） 电压增益（VCG） 噪声系数 输入1dB压缩点（IP1dB） 输入三阶截止点（IIP3） 前仿结果 1.8v 2.4G 40M 12.dB 17.74dB -13.74 -9.59 核心工作电流 4.6.2 反思及改进

0.9mA （1）噪声系数过大，在没有采用电流注入技术时可以仿到12dB，但是增益太小，可能是PMOS管引入了额外的噪声。

（2）由于时间仓促，本此设计没有设计偏置电路。偏置电路对混频器核心模块的影响并没有去分析以及仿真印证。

（3）应该在输出端做眼跟随器，防治后级输入阻抗过小降低增益。